Por favor, use este identificador para citar o enlazar este ítem: https://repositorio.cetys.mx/handle/60000/1105
Título : Propuesta de un diseño en probadora para minimizar las fallas provocadas por las mediciones EVM en la prueba de semiconductores de la familia 857XX
Autor : Flores Gonzalez, Eric Ramses
Otros Autores: Garduño Palomino, Karla
Mora Ramírez, Jesús Eduardo
Salinas Yáñez, Miguel Alberto
Palabras clave : Semiconductores;Pruebas
Sede: Campus Mexicali
Fecha de publicación : 15-dic-2018
Editorial : STI
Resumen : Las compañías de fabricación de semiconductores garantizan la calidad y fiabilidad de los productos que se entregan a los clientes al someter cada Circuito integrado (IC) a una rigurosa metodología de prueba de aplicación. En la actualidad Skyworks Mexicali presenta mensualmente un 4% de perdidas derivada de fallas en los dispositivos de la familia SKY857XX influenciados por mediciones de EVM. Este proyecto tiene como objetivo proponer una arquitectura de la configuración interna de la probadora que permita minimizar las fallas en las mediciones relacionadas con EVM. Para cumplir con el objetivo de este proyecto se llevó a cabo una Metodología que fue dividida en 3 fases: Fase 1. Definición: en esta fase se identifican por medio del manual de proveedor los elementos que conforman la arquitectura de la probadora, y cuántos de estos elementos tienen relación con mediciones de EVM. Fase 2. Caracterización: en esta fase se conocieron a detalle las características que componen a los elementos con relación en mediciones de EVM identificados en fase 1, con la finalidad de proponer y realizar cambios en las características de dichos elementos. Fase 3. Experimentación y evaluación: en esta fase se llevó a cabo la experimentación, de una cantidad de muestra de piezas, la prueba de estas muestras se llevaron a cabo antes y después del cambio en las características del elemento que tiene relación con mediciones de EVM, esto con la finalidad de comparar los datos. viii En función de los resultados obtenidos de las comparaciones de las muestras de dispositivos de la familia 857xx, y las pruebas que se realizaron de la configuración original contra la configuración propuesta, se llega a la conclusión de que con el cambio propuesto de las características del elemento de interconexión que tiene relación con las mediciones de EVM, se logra reducir en promedio a un 2% a comparación del 4.40% de fallas que se obtuvieron con la configuración original, equivalente a un 45.25% de recuperación. Con estos resultados se puede garantizar a largo plazo las ganancias para la familia del producto 857xx. Finalmente, el objetivo de este proyecto cual era el de proponer una arquitectura de la configuración interna de la probadora que permita minimizar las fallas en las mediciones relacionadas con EVM, se cumplió exitosamente, así como la hipótesis planteada .
Grado Académico : Maestria
Descripción : T4-2018
URI : https://repositorio.cetys.mx/handle/60000/1105
Aparece en las colecciones: Tesis y Monografías

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
EricFlores_ProyectoAplicacion.pdfPropuesta de un diseño en probadora para minimizar las fallas provocadas por las mediciones EVM en la prueba de semiconductores de la familia 857XX2.52 MBAdobe PDFVista previa
Visualizar/Abrir


Este ítem está protegido por copyright original



Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons