Rediseño de placa de prueba de imagen para reducir el estrés eléctrico en microprocesador de televisiones inteligentes

Abstract

Los altos índices de defectos presentes en el área de producción de televisores inteligentes en la empresa Samsung Mexicana, crearon un área de oportunidad para la aplicación del presente trabajo de tesis. El principal defecto presentado en líneas de producción es de no imagen y una de las principales causas es el daño eléctrico sobre el microprocesador de la placa principal del televisor. Mediante una investigación documental fueron identificados los principales fenómenos involucrados en el daño eléctrico de los componentes electrónicos y con una investigación de campo fueron identificadas las variables que interactúan en el proceso de producción que pudieron causar los defectos. Fue desarrollado un análisis de modo y efecto de fallas para identificar las operaciones críticas del proceso y hacer un enfoque en ellas. Fue desarrollado un sistema de soporte de decisión visual para seleccionar los principales modelos y líneas de producción donde la ocurrencia de los defectos es más alta y así aplicar las medidas contramedidas para evitar los defectos. Mediante una simulación de las variables eléctricas en la operación crítica del proceso de producción fue identificada una sobre tensión en el circuito de comunicación I2C entre la placa de prueba de imagen y la placa principal del televisor. Fue simulado un circuito alternativo para la placa de prueba de imagen para reducir la tensión en las líneas de comunicación I2C que conectadas directamente al microprocesador de la placa principal. La placa de prueba de imagen fue modificada e instalada en la línea con mayor incidencia, como resultado fueron reducidos los índices de defectos considerablemente, probando que el rediseño de la placa de prueba de imagen redujo los índices de defectos causados por sobre estrés eléctrico en el microprocesador de televisores inteligentes